Tugas 8

A. Gambar Rangkaian


B.Penjelasan register geser terkendali
Kendali SHL

SHL meruoakan sinyal kendali. Apabila SHL rendah, maka sinyal SHL tinggi. Keadaan ini membuat setiap keluaran flip-flop masuk kembali ke masukkan data-datanya. Karena itu, data tetap tersimpan pada setiap flip-flop pada saat pulsa detak tiba. Dengan cara ini, sebuah kata digital dapat tersimpan selama waktu yang diinginkan.

Sebuah register geser terkendali (controlled shift register) mempunyai masukan - masukan kendali, yang mengatur operasi rangkaian pada pulsa pandetak yang berikutnya.

Pengisian Peralel

Gambar diatas menunjukkan langkah yang lain dalam evolusi register-register geser. Rangkaian ini dapat megisikan semua bit X secara langsung ke dalam flip-flop, sama seperti register buffer. Cara pemasukan data seperti ini disebut pengisian paralel atau serentak (parallel or broadside loading). Dan untuk data yang banyak hanya dibutuhkan satu pulsa pendetakan untuk menyimpan data - data tersebut.

Jika LOAD dan SHL rendah, keluaran gerbang NOR akan menjadi dan keluaran flip-flop akan mengumpan kembali ke masukan datanya. Keadaan ini menyebabkan data tetap tersimpan dalam masing-masing flip-flop postif dari pulsa detik. Dengan kata lain, register menjadi tidak aktif ketika LOAD dan SHL dalam keadaan rendah dan isi register tersimpan dengan aman.

Apabila LOAD rendah dan SHL tinggi, rangkain bertindak sebagai register geser-kiri. Dipihak lain, jika LOAD tinggi dan SHL rendah, rangkaian berfungsi sebagai register buffer karena semua bit X akan memasuki flip-flop untuk pengisian Paralel. (LOAD dan SHL tidak boleh tinggi bersam-sama, karena 2 ragam operasi yang berbeda tidak mungkin dilaksanakan dengan sinyal detak tunggal).

Dengan menambahkan banyak flip-flop, kita dapat membuat register geser yang lebih panjang. Dan dengan gerbang yang lebih banyak, operasi pergeseran kek kanan dapat pula dilaksanakan. Sebagai contoh, 74198 adalah register 2 arah 8-bit jenis TTL, yang dapat melakukan pengsian secara serentak, penggeseran ke kiri atau penggeseran ke kanan.

tugas 7

program pembuatan jam ....

ket:

pada detik dan menit;

satuan :10 = 1010

puluhan : 6 = 0110

pada jam ;

satuan : 4 = 0100

puluhan: 3 = 0011

Cara kerja rangkaian sistem digital ini adalah:

=. detik = 60

a. Detik satuan

Pada rangkaian tersebut dipakai 10, maka menjadi 1010,dan akan mengeluarkan angka 0 sampai 9, setelah angka 9 muncul, pada detik satuan ini akan kembali benilai 0. dan penghitungan akan kembali pada angka 1. pada dektik puluhan akan bertambah 1.

b. Detik puluhan

Saat pada detik satuan berjalaan sampai 9, maka pada saat satua pada detik 0 maka puluhan pada detik juga akan ikut berubah menjadi bertambah 1.sampai itu terjadi kembali sampai menjadi 6,yang mana pada saaat itu akan menjadi 0. dan pada satuan menit akan bertambah satu.

=. menit = 60

*. Menit satuan

Cara kerjanya mirip dengan cara kerja rangkaian pada detik berjalan dari 1 sampai 9, maka hasil selanjutnya 0, dan penambahan pada puluhan yaitutambah 1.

*. Menit puluhan

Cara kerjanya juga sama dengan detik puluhan, setelah detik bernilai 9, maka puluhan pada menit ini akan bertambah satu dan akan kembali bernilai 00, saat keduanya menghasilkan angka 59.

=. jam = 24

@. jam satuan

Jam pada satuannya sampai 4,karena pada jam hanya sampai jam 24 saja,sehingga kita pakai 4.

@. jam puluhan

Jam pada puluhannya akan bernilai 00, pada kedua rangkaian pada satuan dan puluhannya setelah 23, maka puluhannya adalah 3, dan akan kembali bernilai 0 pada saat setelah menghasilkan angka 23.

tugas 6

RANGKAIAN KOMPLEMEN 2

ganbar rangkaian:












Tabel Kebenaran full adder
A B SUM Cout
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0


Prinsip kerja rangkaian penjumlahan bilangan biner komplemen 2:
komplemen 2 = komplemen 1 + 1
yang mana komplemen 1 yaitu invers dari pengurangnya..
Penjumlahan bilangan biner komplemen 2 terdiri dari penambahan dan pengurangan.
a. Penambahan bilangan biner.
1. Memiliki 2 input yang terdiri input A dan input B.
2. Untuk penambahan, SUB yang dimasukkan awal adalah 0, nilai SUB di set sebagai Cin pada input awal (A0,B0), kemudian SUB tersebut juga dimasukkan ke dalam gerbang X-OR bersama dengan input B.
3. Hasil dari X-OR antara SUB dan input B,di Full Adder kan dengan input A dan kemudian hasilnya di full adder kan kembali dengan Cin yang berasal dari SUB.
4. Hasil akhir dari Full Adder akan berupa SUM dan CARRY OUT. SUM diambil sebagai hasil dan CARRY OUT di jadikan CARRY IN pada input berikutnya.
Dari tabel kebenaran diatas untuk penambahan, diperoleh kesimpulan sebagai berikut:
1. SUM = B’
2. Y= A+B
b. Pengurangan bilangan biner.
 Memiliki prinsip kerja sama dengan penambahan bilangan biner, hanya saja untuk pengurangan SUB yang dimasukkan awal bernilai 0.
 Langkah berikutnya sama dengan prinsip kerja penambahan bilangan biner.
Dari tabel kebenaran diatas juga diperoleh kesimpulan untuk pengurangan, sebagai berikut:
1. SUM = B
2. B’+1
3. Y= A + (B’+1)  Y= A + (-B)

pada rangkaian ini kunci penting adalah logika X-OR ini merupakan kompemen 1.
dan setiap hasil output tinggi pada akhir maka hasil satu tersebut dihilangkan..

tugas 5

FULL ADDER

Rangkaian Full-Adder, pada prinsipnya bekerja seperti Half-Adder, tetapi mampu menampung bilangan Carry dari hasil penjumlahan sebelumnya. Jadi jumlah inputnya ada 3: A, B dan Ci, sementara bagian output ada 2: S dan Co. Ci ini dipakai untuk menampung bit Carry dari penjumlahan sebelumnya.

S = (A \oplus B) \oplus C_i
C_o = (A \cdot B) + (C_i \cdot (A \oplus B)) = (A \cdot B) + (B \cdot C_i) + (C_i \cdot A)

Diagram sirkuit Full-Adder
Input Output
A B Ci Co S
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1

tugas 4

nama : DERI FITRAH SARI
no.bp : 0901082051

1. pembuktian mengenai hukum-hukum dengan menggunakan tabel kebenaran... yang mana hukum tersebut adalah..:
hukum aljabar bolean
1.Hukum Komutatif
(a)A + B = B + A
A B A+B B+A
0 0 0 0
0 1 1 1
1 0 1 1
1 1 1 1

(b) A B = B A
A B A.B B.A
0 0 0 0
0 1 0 0
1 0 0 0
1 1 1 1

2.Hukum Asosiatif
(a)(A + B) + C = A + (B + C)
A B C A+B B+C (A+B)+C A+(B+C)
0 0 0 0 0 0 0
0 0 1 0 1 1 1
0 1 0 1 1 1 1
0 1 1 1 1 1 1
1 0 0 1 0 1 1
1 0 1 1 1 1 1
1 1 0 1 1 1 1
1 1 1 1 1 1 1

(b)(A B) C = A (B C)
A B C A.B B.C (A.B)C A(B.C)
0 0 0 0 0 0 0
0 0 1 0 0 0 0
0 1 0 0 0 0 0
0 1 1 0 1 0 0
1 0 0 0 0 0 0
1 0 1 0 0 0 0
1 1 0 1 0 0 0
1 1 1 1 1 1 1

3.Hukum Distributif
(a) A (B + C) = A B + A C
A B C B+C A.B A.C A(B+C) A.B+A.C
0 0 0 0 0 0 0 0
0 0 1 1 0 0 0 0
0 1 0 1 0 0 0 0
0 1 1 1 0 0 0 0
1 0 0 0 0 0 0 0
1 0 1 1 0 1 1 1
1 1 0 1 1 0 1 1
1 1 1 1 1 1 1 1

(b) A + (B C) = (A + B) (A + C)
A B C A+B A+C B.C A+(B.C) (A+B)(A+C)
0 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0
0 1 0 1 0 0 0 0
0 1 1 1 1 1 1 1
1 0 0 1 1 0 1 1
1 0 1 1 1 0 1 1
1 1 0 1 1 0 1 1
1 1 1 1 1 1 1 1

4.Hukum Identity
(a) A + A = A
A A A+A <=> A
0 0 0 0
1 1 1 1

(b) A A = A
A A A.A <=> A
0 0 0 0
1 1 1 1

5.
(a) A B b.inv A.B A.Binv <=> A
0 0 1 0 0 0 0
0 1 0 0 0 0 0
1 0 1 0 1 1 1
1 1 0 1 0 1 1

(b)
A B B(inv) A+B A+B(inv) <=> A
0 0 1 0 1 0 0
0 1 0 1 0 0 0
1 0 1 1 1 1 1
1 1 0 1 1 1 1

6.Hukum Redudansi
(a) A + A B = A
A B A.B A+A.B <=> A
0 0 0 0 0
0 1 0 0 0
1 0 0 1 1
1 1 1 1 1

(b)A (A + B) = A
A B A+B A(A+B) <=> A
0 0 0 0 0
0 1 1 0 0
1 0 1 1 1
1 1 1 1 1

7.
(a) 0 + A = A
A 0 A+0 <=> A
1 0 1 1
0 0 0 0

(b) 0 A = 0
A 0 A.0 <=> 0
1 0 0 0
0 0 0 0

8.
(a) 1 + A = 1
A 1 A+1 <=> 1
0 1 1 1
1 1 1 1

(b)1 A = A
A 1 1.A <=> A
0 1 0 0
1 1 1 1

9.
(a)
A A(inv) 1 <=> 1
1 0 1 1
0 1 1 1

(b)
A A(inv) <=> 0
0 1 0 0
1 0 0 0

10.
(a)
A B A(inv)A(inv)B A+A(inv) B A+B
0 0 0 0 0
0 1 1 1 1
1 0 1 0 1
1 1 1 0 1

(b)
A B A(inv) A+B A.B A(A(inv)+B)
0 0 1 1 0 1 1 0 1 1 1 0
0 1 1 0 1 0 0 0 1 1 1 0
1 0 0 1 1 0 0 0 1 1 0 0
1 1 0 0 1 0 0 1 0 0 1 1

11.TheoremaDe Morgan's

(a)
A B A(invers) B(invers) A+B (A+B)invers A(invers) B(invers)
0 0 1 1 0 1 1
0 1 1 0 1 0 0
1 0 0 1 1 0 0
1 1 0 0 1 0 0

(b)
A B A(invers) B(invers) A B (AB)invers A(invers)+B(invers)
0 0 1 1 0 1 1
0 1 1 0 0 1 1
1 0 0 1 0 1 1
1 1 0 0 1

tugas 3

Tabel kebenaran gerbang XOR dengan 3 input

INPUT				OUTPUT
A		B	C		Q
0		0	0		0
0		0	1		1
0		1	0		1
0		1	1		1
1	0		0		1
1	0		1		1
1	1		1		0

Tabel kebenaran gerbang XOR dengan 4 input

INPUT				OUTPUT
A	B	C	D	Q
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	1
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

Tabel kebenaran XOR dengan 5 input

INPUT					OUTPUT
A	B	C	D	E	Q
0	0	0	0	0	0
0	0	0	0	1	1
0	0	0	1	0	1
0	0	0	1	1	1
0	0	1	0	0	1
0	0	1	0	1	1
0	0	1	1	0	1
0	0	1	1	1	1
0	1	0	0	0	1
0	1	0	0	1	1
0	1	0	1	0	1
0	1	0	1	1	1
0	1	1	0	0	1
0	1	1	0	1	1
0	1	1	1	0	1
0	1	1	1	1	1
1	0	0	0	0	1
1	0	0	0	1	1
1	0	0	1	0	1
1	0	0	1	1	1
1	0	1	0	0	1
1	0	1	0	1	1
1	0	1	1	0	1
1	0	1	1	1	1
1	1	0	0	0	1
1	1	0	0	1	1
1	1	0	1	0	1
1	1	0	1	1	1
1	1	1	0	0	1
1	1	1	0	1	1
1	1	1	1	0	1
1	1	1	1	1	0

kesimpulan ;
grerbang Xor mengeluarkan input satu bila input satunya ganjil..
input bernilai nol bila input yang dim....asuk kan berbeda

3b.. lampu lalu lintas....